

2. i80c32 및 디지털오디오 저장매체 interface용 FPGA system

검증용 FPGA system은 기본적으로 FLEX10K250과 i80c32에 필요한 external RAM/ROM, 그리고 인터페이스 할 device들간의 interface 및 UART, Graphic LCD, character LCD, KEY, POWER로 구성되어 있으며 HDD와 CDROM을 위한 충분한 power공급을 위하여 ATX power를 사용하였다. FPGA 검증용 LED와 7 SEG로 FPGA의 동작을 검증했으며 FPGA와 연결된 PIN들도 별도의 프로젝트 파일로 모두 on/off하여 FPGA를 검증하였다. 다음 사진은 검증용으로 제작한 FPGA board이다.



[그림6-3] 검증용으로 사용한 FPGA system Pic #1




[

[그림6-4] 검증용으로 사용한 FPGA system Pic #2

3. 설계검증에 사용한 MP3 decoder board

검증용 FPGA system상단에 부착되는 MP3 decoder board는 Micronas사의 MP3 decoder의 초기모델인 MAS3507D이며 같이 사용한 DAC도 Micronas의 DAC3550A이다. 두 칩에 대한 자세한 spec은 datasheet를 참고하면 된다. MP3 decoder로 뿐만 I2S의 interface를 따르는 Digital audio input을 받을수 있게 디자인 해 놓았다. DAC만의 용도로도 사용할 수 있다.




[그림6-5] 검증용으로 MP3 decoder / DAC board

4. USB media writer board

설계된 인터페이스용 마이크로프로세서로 SMC/MMC에 데이터를 write할수 있으나 serial port정도의 활용으로는 MP3 데이터같이 수메가 바이트의 데이터를 업로드하는 것은 시간이 많이 걸린다. 본 설계에서 USB에 대한 부분이 구현되어 있지 않기 때문에 외부의 USB control chip을 사용하여 SMC/MMC에 data를 write하는 보드를 제작해 보았다. 여기서 사용된 USB chip set은 흔히 시중에서 MP3 player에 가장 많이 사용하는 현대의 GDS30c6001을 이용하였다. 이 보드로 write된 SMC/MMC를 검증용 FPGA system에서 읽어 내어서 MP3를 play하였다. PC상에서 자체 별도의 프로그램과 드라이버가 필요하나 PC에서의 USB up/down program을 만들기엔 관련지식이 많이 부족한 관계로

해당 chip을 사용하는 다른 MP3 player업체에서 만든 USB up/down program 을 사용하였다. USB v1.1의 spec을 따르며 시험결과 최대 2-3Mbps 정도의 속도가 나왔다.



[그림6-6] 같이 제작한 USB writer board의 앞면과 뒷면



[그림6-7] USB writer로 Media에 write하는 모습

5. FPGA 검증 결과

FPGA system에 설계한 인터페이스용 마이크로프로세서를 업로드하여 각각 Device별로 ID check 및 초기화과정을 수행해보고 MP3 data를 reading하여 같이 제작된 MP3 decoder 보드로 MP3를 play하는것이 목적이었다. 여러번의 compile과 시도 끝에 결국 각 매체별로 MP3음악을 들을 수 있었으며 저장매체에서 데이터를 맘대로 읽고 쓰고 할 수 있었다. 처음에 FPGA가 잘 동작해줄지 의심스러웠으나 충분히 area가 큰 FPGA를 이용한 결과 이러한 우려는 나타나지 않았다.

처음에는 i80c32의 기본기능을 검증하였다. core의 동작여부를 기본프로그램을 작성한 후 i80c32의 timer/UART, interrupt기능을 확인한 후 설계한 control블럭을 인터페이스 하였다. 어려웠던 점은 각 device별 datasheet를 읽고 필요한 control 신호를 정리한 다음 i80c32 core에 적용시켜 control할 수 있게 하는 것이 시간이 많이 걸린 것 같다. 역시 해당 문서의 이해의 정도와 system level의 전반적인 지식이 많이 필요하다는 것을 느꼈다. 또 다른 것은 각 device의 특징상 FLASH/IDE는 8bit/16bit data 입출력이므로 DMA에 데이터를 write하고 충분히 MP3 stream속도에 맞추어서 출력할 수 있었으나 MMC같은 경우 처음 3Mhz의 MMC clock을 가지고 사용했을 경우 내부의 timing을 고려해 이 속도로 MP3가 제대로 play되지 않았기 때문에 6Mhz로 MMC clock generator를 다시 설계한 후 제대로 된 MP3 음악을 들을 수 있었다. Graphic LCD와 몇 개의 KEY를 통해 기본적인 MP3 player를 만들 수 있었다. USB writer에 의해 사용되어진 Microsoft FAT를 더 자세히 분석한다면 쓸만한 MP3 player를 만들 수 있을 것이다.

또한 주어진 i80c32의 core를 활용했다는 점에서 i80c32 core의 또 한번의 검증이 이루어진 셈이며 8bit controller가 사용될 수 있는 어떠한 system에도 잘 embedded될수 있을 것이라 생각된다.

다음은 설계된 interface용 마이크로프로세서를 FPGA compile후 나타난 chip report를 정리해보았다.

| | IN | OUT | Bidir | Memory | LCs | LC unutilied |
|-------------------|----|-----|-------|------------|------|--------------|
| EPF10K250AGC599-3 | 22 | 64 | 25 | 10240(25%) | 3326 | 27% |

| Altera Primitive reference count | | | |
|----------------------------------|-----|------------|------|
| A_21MUX | 10 | LPM_RAM_DQ | 2 |
| CARRY | 45 | LUT | 3293 |
| DFFE | 789 | LUT_CARRY | 44 |
| INV | 370 | TRIBUF | 305 |

추가적인 질문사항이나 보드 회로도 및 firmware/VHDL code를 원하면 jspark@voiso.com, jongseok73@hanmail.net으로 연락하면 얻을수 있다.

6. System On Chip으로의 발전

요즘은 반도체 설계자의 생산성이 그 복잡도의 증가를 따라 가지 못하여 설계 생산격차가 점점 넓어지고 Time-To-market도 짧아지고 있는 추세에서 단일칩 시스템(System-On-chip: SOC)설계는 효과적인 해결책이다. 따라서 설계한 디지털오디오 저장매체 interface용 마이크로컨트롤러 core를 이용하여 MP3 decoder/encoder core와 같은 Digital audio codec과 연계하여 SOC로 확장시켜 시장에 빨리 대응 할수도 있다. 여기서 더 발전된 오디오포맷의 codec을 이용한 portable system으로의 대응도 쉽게 이루어지며 마찬가지로 새로운 저장매체의 출현에도 빨빠르게 기능추가를 통해 시장에 빨리 나설 수도 있을 것이다.

VII. 결론

본 논문에서는 디지털오디오 저장매체 interface-용 마이크로컨트롤러를 설계하였고 시뮬레이션을 통한 검증과 FPGA를 이용한 실시간 검증을 하였다. 기존의 i80c32의 core를 이용하여 embedded 시킨 후 필요한 control block을 추가함으로서 설계 시간의 단축과 효율성을 이룰 수 있었다. 그 후 소프트웨어에 의한 각 저장매체의 control firmware를 작성하여 손쉽게 저장매체를 인터페이스 할 수 있었다. 동작 검증에서 사용된 MP3 player에서처럼 stream데이터 reading 속도를 맞추기 위해 block operation은 DMA를 설계하여 i80c32의 core code와는 별도로 빠르게 데이터를 read/write할 수 있게 하였다. 기존의 i80c32의 core만으로는 수행하기 힘든 저장매체별 기능 블럭을 추가함에 따라 디지털 데이터가 저장되어 있는 FLASH/SMC/MMC/HDD/CDROM등의 저장매체에 손쉽게 인터페이스 할 수 있게 설계하였다. 추후에 추가적인 디지털데이터 저장장치에 대응하기 위해 SFR영역을 추가시키고 기능블럭을 추가로 i80c32 core와 interface시키면 손쉽게 구현할 수 있을 것이다. 검증에서는 최종적으로 FPGA를 이용하여 구현된 i80c32의 core와 추가적인 디지털오디오 저장매체와의 인터페이스 회로를 실시간 테스트하여 interface-용 마이크로컨트롤러 설계의 신뢰도를 높였다. 최종 설계의 Logic Cell의 수는 memory cell 768byte를 제외한 3326개 정도이고 동작 주파수는 12Mhz로 설계되었다. 추가로 MP3 player기능을 가지는 firmware를 같이 제작하여 설계된 디지털오디오 저장매체 interface-용 마이크로컨트롤러의 활용도를 높였다. 공정에 따라 설계된 마이크로컨트롤러가 embedded되는 SOC에서 더 높은 동작속도를 구현할 수도 있을 것이며, 이러한 interface controller는 휴대용 디지털 Audio Player 및 Digital Camera등에 사용되고 있고 향후 SOC형태로 계속 발전시키면 디지털 데이터 저장장치 인터페이스용으로 유용하게 사용할 수 있으리라 생각된다.

참고 문헌

- [1] Eight bit 80c51 Embedded Processor, AMD, 1989
- [2] IDEC IP catalog 2000, IDEC, 2000
- [3] Digital Logic Circuit Analysis and Design, victor P.Nelson, 1992
- [4] HDL CHIP DESIGN, Douglas J. Smith. 1995
- [5] Syplify to MAXplus II interface description, Synplicity, 1999
- [6] Designing Safe VHDL state machines with Syplify, Synplicity, 1999
- [7] High Speed Digital Design, Howard W.johnson. 1993
- [8] 64M x 8bit SmartMedia Card datasheet, 2000
- [9] Multimedia Card Product Manual, Sandisk, 2000
- [10] ATA(IDE) Standard revision 3, ANSI X3.221, 199x
- [11] ATA Packet Interface for CD-ROMs, SFFCS,1996

Design of Interface Microcontroller for Digital Audio Data Storage and its Implementation with FPGA

Jong-Seok Park

Dept. of Electronics Engineering, Graduate School

Pusan National University

Abstract

In this paper, the design of digital audio storage interface Micro-controller and its implementation are presented. The designed Micro-controller is interface processor for Digital audio data storage, SMC or MMC or HDD, CDROM, etc. and it can be used for various fields such as Portable Digital Audio Player- MP3/AAC Player, Digital Video - Digital Camera, Camcoder and others. The designed Micro-controller consists of Intel I80c32 compatible core & MMC Controller, SMC controller, IDE controller, DMA controller, MP3 stream data controller. It was designed by only VHDL code with Synplify / Synopsys Design compiler, VSS tools at 12MHz clock speed and it is about 3,326 Altera LCs(LogicCells) gate count equivalent. For verification of real time operation, the design was implemented to real MP3 player system with Altera Flex10k FPGA. Interfacing with PC serial port, the MP3 player system performed all commands and device interface completely. In the future work, Digital Audio/Video System On chip will be designed with this designed Micro-controller core and with Digital Audio Codec(MP3/AAC) , Digital Video Codec(JPEG/MPEG).

감사의 글

제가 학업을 하는 동안 절 믿고 지켜봐 주며 저를 항상 걱정해주신 아버님, 어머님과 항상 옆에서 항상 같이하며 저에게 많은 힘이 되어준 사랑스런 나의 아내 지영이에게 제 논문을 바칩니다.

부족한 저를 지금까지 지도해 주신 박주성 교수님께 진심으로 감사드립니다. 항상 저에게 든든한 힘이 되어 주신 보이소반도체 사장님 - 종식이 형, 처음부터 많은 도움을 주신 태훈이 형, 회사에 항상 웃음을 주며 분위기를 이끌어주는 신이 형, 같이 4년동안 회사에서 밤을 세며 동고동락한 재희, 나머지 같이 모두 고생을 하는 저희 회사 동료, 재영이 성민이, 지원팀장님, 공팀장님, 혜경이 모두에게 감사드립니다. 실험실에 별로 도움도 못주고 선배노릇만 하는 것 같아 모든 실험실 후배들에게 미안한 마음이 많이 듭니다. 실험실 후배들도 모두 감사드립니다.